一、混合鍵合從「可選的製程升級」轉為「必需的生產選項」
混合鍵合(Hybrid Bonding)是一種無凸塊互連技術，不採用任何焊料或黏合劑，透過直接銅對銅(Cu-Cu)接觸以及同步發生的介電質對介電質分子鍵結，實現晶片立體堆疊。此技術使互連間距可縮小至10µm以下，相較傳統微凸塊的40~55µm間距，單位面積互連密度大幅提升。
混合鍵合最早的量產商業化應用出現在CMOS影像感測器(CIS)。SONY於2016年為Samsung Galaxy S7 Edge生產的IMX260，採用晶圓對晶圓(W2W)混合鍵合，將像素陣列層與邏輯層直接堆疊。其後，AMD與台積電於2021年COMPUTEX發布採用D2W混合鍵合的3D V-Cache，將SRAM堆疊於CPU運算單元之上，互連密度較微凸塊 3D技術提升15倍，一直以來，混合鍵合技術被視為製程升級的關鍵推手。
混合鍵合從「可選的製程升級」轉為「必需的生產選項」的關鍵點，在於半導體立體堆疊趨勢下，無論是高頻寬記憶體 (High Bandwidth Memory，簡稱HBM)或先進封裝，都面臨層數增加，總厚度卻受封裝標準規範、散熱片的機構設計，以及晶圓設備搬運穩定度之限制，在實務面不能無限加厚。因此在堆疊層數增加的過程中，只能靠「每層變薄」的方式，來容納更多晶片。
以HBM封裝進一步說明。現行HBM主流製程採用熱壓鍵合(TCB)搭配微凸塊互連。TCB每層堆疊之間存在數十微米的物理間隙，隨著堆疊層數增加，封裝總高度快速上升。HBM3E採8~12層，總高度尚可維持在聯合電子裝置工程委員會(JEDEC)規範的720µm以內；當HBM4邁向16層時，使用TCB的封裝高度已被迫放寬至775µm；未來HBM4E、HBM5的20層堆疊，若繼續採用TCB方法可能已無法符合JEDEC規範。
此外，TCB的凸塊間距約40µm，HBM4介面寬度從HBM3E的1,024位元倍增至2,048位元，在有限面積內容納更多I/O，40µm的凸塊間距難以實現。混合鍵合去除凸塊、使晶片間距趨近於零，可在相同高度內容納更多層，並支援10µm以下的微小間距。產業界估計，混合鍵合技術大規模應用的明確節點為HBM5 20層堆疊，時間點約為2028~2029年，屆時TCB在物理上將無法繼續滿足堆疊需求。
除了HBM的應用需求之外，台積電透過SoIC-X技術部署先進封裝應用的混合鍵合技術，在臺灣嘉義AP7廠及台南AP8廠擴建產能，合作客戶涵蓋Apple、AMD、Broadcom及NVIDIA。Intel的Foveros Direct採用混合鍵合，第一代間距9µm，第二代縮減至3µm，已應用於Meteor Lake等先進節點。在晶背電源的製程中，比利時微電子研究中心 (imec)和應用材料 (AMAT)曾經用混合鍵合技術，可以將兩個晶片鍵合在一起，形成背面電源網絡，將訊號和電源隔離開來。
在矽光子與共封裝光學(CPO)方面，台積電正在進行將電子積體電路(EIC)直接堆疊在光子積體電路(PIC)上，提高AI/ HPC的頻寬；新加坡微電子研究院(IME)也採用混合鍵合製程，將光學收發器整合至封裝內部，達25.6Tbps以上頻寬。
二、平坦度、潔淨度、精準度、吞吐量為四大競爭焦點
混合鍵合製程從晶圓前處理開始，依序推進：1.首先在待鍵合的晶圓上，以電漿輔助化學氣相沉積(PECVD)沉積SiCN或SiO2介電層；2.藉由光罩曝光製程定義銅焊盤位置，蝕刻形成通孔；3.以化學氣相沉積設備(CVD)沉積絕緣及阻擋層，物理氣相沉積設備(PVD)沉積銅籽晶層，最後以電化學沉積填銅；4.進行化學機械研磨(CMP)，使介電層粗糙度控制在0.5nm以下，銅焊盤「略凹於介電層」約5nm；5.經過氮氣等電漿處理活化表面，助於後續鍵合的附著力；6.清洗去除殘餘顆粒；7.在高精度的混合鍵合設備中，完成疊對，誤差約100 ~200 nm；8.於室溫下施加壓力，大約1MPa左右，使介電層產生鍵合，形成機械固定的預鍵合(pre-bond)結構；9.將已預鍵合的結構在約200 ~350°C下退火約2小時，利用銅與介電質的熱膨脹係數差所產生的壓縮應力與表面擴散效應，讓上、下晶圓的銅焊盤接觸、擴散並形成可靠的銅-銅金屬鍵合，同時消除介電界面的微小空隙。
混合鍵合界面對表面形貌的容忍度極低。介電質的表面粗糙度必須控制在0.5nm以下，銅焊盤則必須在1nm以下，否則兩面無法緊密貼合，形成空洞或鍵結失效。化學機械研磨(CMP)是實現上述平坦度的關鍵步驟，通常需要先以高去除率的拋光液磨平介電層，再以低去除率拋光液精修銅焊盤輪廓，但銅材質比較軟、介電質比較硬，兩者拋光速率不同，可以讓銅焊盤形成些微凹陷狀態。
銅焊盤初始需凹陷5nm左右，若凹陷過深，退火時銅體積膨脹後仍無法填滿間隙，形成銅-銅斷路；若凹陷不足或銅凸出，介電質-介電質的初始預鍵結將受阻。為了精準控制銅焊盤凹陷程度，業界導入AI輔助的CMP終點偵測技術，即時監控拋光去除率，當設備偵測到凹陷超標時，讓機台停機，由人工介入處理。
混合鍵合的核心結構是兩個超級乾淨的表面直接鍵合，對顆粒污染的容忍度幾乎為零。研究顯示，僅1µm高的顆粒就能在鍵合界面造成直徑長達10mm的空洞(void)，直接導致鍵結失效。鍵合前清洗技術趨勢顯示，強力清洗反而會損傷已拋光表面，若以去離子水搭配超音波清洗則可兼顧表面保護作用。另外，結合浸泡與高壓噴淋的步驟，也能有效地移除表面微粒，確保混合鍵合後的可靠性。在IEEE文章” Plasma Hydrophilic Treatment for Improved Wafer Bonding Strength via Polysilazane中指出”，採用大氣電漿技術，亦可在鍵合設備上直接對晶片及晶圓表面進行活化，無需真空腔室即可完成表面處理，簡化流程並降低污染風險。
當上、下兩片晶圓或晶片都通過平坦度和潔淨度測試後，就會進入疊對步驟，準備開始鍵合。疊對的精度直接決定互連是否成功，以9μm間距為例，銅焊盤直徑僅約4~5μm，若對位偏差超過焊盤直徑的10~25%，亦即超過400~1,250nm，即會造成銅-銅接觸不良。奧地利EV Group (EVG)以其專利SmartView雙鏡頭技術，透過上下兩組顯微鏡、相機同時觀察兩片晶圓的疊對狀況，讓wafer-to-wafer (W2W) 對準精度優於50 nm。
Die-to-wafer (D2W)則採拾取放置 (Pick and Place)，每顆晶片須逐一翻轉定位，容易有機械誤差累積，所以目前仍難以穩定達到亞微米對準誤差。Intel與CEA-Leti聯合開發「流體自對準」技術，在晶圓與晶片上設計物理與化學的侷限結構，再在鍵合位置上滴一小滴水，靠著水的表面張力和毛細力，讓晶圓與晶片自我對準，可將D2W誤差錯位降至200nm，但目前尚未進入量產。
吞吐量是封裝技術商業化路徑上最關鍵的重點。混合鍵合有W2W和D2W兩種，W2W技術較成熟，一次對準即鍵合整片晶圓中的數百至數千顆晶片，對準時間雖長但分攤至每顆晶片的成本極低，加上步驟單純、晶圓移動少、顆粒污染少，整體產能高，索尼在2016年已量產於CIS產品，長江存儲Xtacking 3D NAND也採用W2W方法。D2W則是逐顆拾取、逐顆放置，每顆晶片均須獨立完成表面清洗、翻轉、精密對準與預鍵合，Intel在 2025年的專題報導中指出「即便在相對寬鬆的9μm間距下，D2W的鍵合步驟仍是整個混合鍵合流程中最慢、最昂貴的環節」。
部份D2W採用集體重組再鍵合的方法，也就是先將Known-Good-Die (KGD)重組至載體基板，再進行類似W2W一次性鍵合，相較於一顆一顆的D2W方法，可改善產能，EVG為此方案主要設備供應商，但額外引入的載體臨時鍵合與剝離步驟，仍會壓縮整體效率。吞吐量不足，不僅拉高封裝成本，更是限制D2W從高階AI /HPC應用向消費電子市場普及的核心障礙。
三、美歐韓中半導體設備業者積極布局
混合鍵合被視為繼EUV微影技術之後，半導體製造領域最具變革性的創新之一，正快速從實驗室驗證走向大規模量產，成為AI時代先進封裝的核心戰略技術。在市場規模方面，2022年到2029年，混合鍵合設備的市場需求預計成長2倍以上，其中D2W因為應用更為彈性，所以其年複合成長率高達60%以上。龐大商機促使專利布局競爭：韓國智慧財產振興院(KIPRO)研究曾調查2003~2023年間在韓國、美國、日本、歐洲、中國大陸公開相關專利，發現台積電數量排名第一，Samsung居次，Micron、IBM其後。與此同時，中國大陸企業如長鑫存儲與通富微電子，自2022年起在混合鍵合領域的專利申請數量也顯著增加。由此可見，美國、歐洲、韓國與中國大陸的半導體設備業者不僅積極布局產品研發，亦在專利層面展開激烈的技術卡位戰。
歐洲設備商在混合鍵合領域佔據領先地位。荷商貝思半導體 (BE Semiconductor Industries N.V. ，簡稱Besi)是全球D2W混合鍵合設備的市場領導者，旗下產品Datacon 8800 CHAMEO ultra plus平台可實現100nm對準精度。奧地利EV Group (EVG)在2021年與ASMPT簽署聯合開發協議，共同推進超精密D2W混合鍵合解決方案；德國SUSS MicroTec亦布局混合鍵合設備，在2025 Investor Presentation中已把混合鍵合列為2030年之前的三大成長驅動之一，與晶圓清洗和微影製程並列。
應用材料(AMAT)是全球最大的半導體設備商之一，也積極投入混合鍵合技術。AMAT自2020年起與Besi建立策略合作夥伴關係，雙方共同開發晶片到晶圓(D2W)混合鍵合解決方案。2024年AMAT進一步入股Besi成為其最大股東(持股9%)，雙方共同開發的原型機，整合先進的視覺系統，已送交Samsung等主要客戶進行性能測試，並引進美國先進封裝代工廠NHanced Semiconductors進行批量生產。
韓國設備商在HBM混合鍵合市場競爭激烈。韓華Semitech (Hanwha Semitech)自2022年起與SK Hynix共同導入第一代混合鍵合機並持續改良，預計2026年初推出第二代混合鍵合設備。Samsung旗下設備公司SEMES正與Samsung HBM團隊共同開發混合鍵合設備，目標以2026年向Samsung供應。韓美半導體(Hanmi Semiconductor)已啟動混合鍵合設備投資，並與韓國乾式清洗設備商TES及高壓氫氣退火設備商HPSP展開技術合作；LG生產技術院(LG PRI)亦已著手開發混合鍵合設備，目標2028年投入量產，並參與韓國政府資助的140億韓元HBM混合鍵合堆疊設備開發計畫。
中國大陸半導體設備企業近年加速投入混合鍵合設備。2024年芯慧聯新推出首台D2W與W2W兩款混合鍵合設備，號稱100%全流程自研開發，打破中國大陸本土業者長期市場空白之劣勢。2026年3月上海SEMICON China展會上，北方華創 (Naura)發布12吋Qomola HPD30 D2W混合鍵合設備，正在客戶端製程驗證，成為中國大陸首批完成此驗證的設備業者，標誌著中國大陸在3D整合混合鍵合設備領域邁出重要一步。
展望未來，混合鍵合技術可能代表重塑HBM、先進封裝，和矽光子產業競爭格局的關鍵轉折點。新世代半導體的領先地位將越來越不僅取決於廠商的前段晶圓製造能力，還取決於率先掌握3D堆疊與異質整合的能力，才能在競爭中脫穎而出。
四、結語
1. 混合鍵合技術正從高階應用的「可選方案」演變為先進半導體製造的「必要選擇」
隨著HBM堆疊層數增加，傳統熱壓鍵合與微凸塊技術在物理尺寸與互連密度上已面臨瓶頸，混合鍵合憑藉銅對銅直接接觸，達到10µm以下超精細間距，以及近乎零凸塊高度的優勢，成為支撐HBM4E、先進封裝與矽光子等下一代技術的重要設備。
然而，混合鍵合的商業化仍面臨嚴峻的技術挑戰：平坦度、潔淨度、疊對精度及吞吐量四大關鍵指標，共同決定良率與成本競爭力。其中，吞吐量是目前制約D2W技術大規模商業化的最大瓶頸。
2. 混合鍵合設備市場將迎來爆發性成長
在市場競局方面，歐洲設備商Besi與EVG持續引領技術前沿，前段設備大廠AMAT透過入股策略強化卡位，韓國韓華、SEMES積極配合SK Hynix與Samsung的HBM路徑發展，中國大陸業者則加速追趕。展望至2030年，混合鍵合設備市場將迎來爆發性成長，也是設備廠商在後摩爾定律時代勝出的核心關鍵。